国产eda工具应用推广-凯时尊龙

国产eda工具应用推广

全定制ic设计平台--aether

工具介绍：

    是一款功能强大、易学易用的混合信号ic设计平台，涵盖设计数据库管理（design manager）、原理图编辑器（schematic editor）和版图编辑器（layout editor）。原理图编辑器具有灵活的编辑功能和图形化的模拟平台，它支持业界标准数据格式及网表的导入导出；版图编辑器具有强大、完善的编辑功能，方便用户进行多层次、多单元的版图编辑，实现了最优的人机交互模型，加速产品上市时间。

物理验证工具--argus

工具介绍：

    包括层次drc（设计规则检查）和层次lvs（版图与原理图一致性比较）工具，用于帮助版图设计工程师快速定位版图设计错误，加速验证并缩短产品设计周期，是一个基于层次和并行算法的物理验证工具，能够满足深亚微米ic设计的验证需求。

寄生参数提取工具--rcexplorer

工具介绍：

    提供早期版本的寄生参数提取方案 

    内置布线引擎，支持未布线版图或者部分布线版图的全芯片寄生参数提取方案 

    提供第三方版图编辑工具的plug-in 

    支持层次式提取方案 

    内置快速准确的三维场求解器

物理设计分析和优化平台--icexplorer

工具介绍：

    为深亚微米soc设计提供全新的、更为高效的edak66凯时的解决方案

    适用于物理设计，优化及验证

    可解决复杂的时钟及时序问题

    提供mcmm设计k66凯时的解决方案

    替代传统物理实现工具完成耗时的、交互性强的繁杂调试工作，可实现综合/优化与调试流程并行操作

soc时钟分析优化工具--clockexplorer 

工具介绍：

    分析复杂soc时钟结构和验证时钟相关的约束（sdc, cts exceptions）

    简化soc时钟结构、优化时钟设计

    低功耗mcmm时钟电路综合

    目前最完善的解决soc时钟问题的eda工具

时序优化工具--timingexplorer

工具介绍：

     提供mcmm (multiple-corner-multiple-mode) timing closure的k66凯时的解决方案

    兼顾物理实现

    准确、高校的优化策略，实现快速时序收敛

    经过40nm设计验证

高精度晶体管级电路仿真工具--aeolus

工具介绍：

    100% spice精度

    显著的性能提升

    单线程比传统spice工具有3-10倍的加速 在8核上并行仿真最高可提供额外的7倍加速 能够处理上千万元晶体管级规模的电路

    能完美地集成到zenitm 平台

海量版图高效处理平台--skipper

工具介绍：

    skipper是一个海量版图高效处理平台。它应用了优化的数据结构及内存管理方法，可以在相对较少的系统资源情况下，快速地完成百gb以上数据导入、管理、编辑和查找等功能，有效缩短投片改版时间。

各地平台联系信息